58a9集成块引脚功能

来源：百家汽车网

1、数据总线缓冲器。数据总线缓冲器为三态、双向、8位寄存器，数据线D7至D0与CPU系统总线连接，构成CPU与8259A之间信息传送的通道。
2、读或写控制逻辑。读或写控制逻辑用来接收CPU系统总线的读或写控制信号和端口地址选择信号，用于控制8259A内部寄存器的读或写操作。

违法及侵权请联系：TEL:199 18 7713 E-MAIL:2724546146@qq.com

本站由北京市万商天勤律师事务所王兴未律师提供法律服务